文章编号:1673-9469(2018)02-0095-05

doi:10.3969/j.issn.1673-9469.2018.02.021

具有 ESD 保护的低噪声放大器的噪声优化方法

耿志卿,马小进,黎作鹏

(河北工程大学信息与电气工程学院,河北邯郸056038)

摘要:针对实际产品中 ESD 保护产生的寄生效应对低噪声放大器噪声性能的影响,通过详细的 理论分析,提出了一种具有 ESD 保护的低噪声放大器的噪声优化方法,并给出了具体的设计公 式。采用该优化方法设计的低噪声放大器可以接近或等于单个晶体管的最小噪声系数。在 0.25 μm CMOS 工艺下进行了仿真,仿真结果表明设计的低噪声放大器可以在不同的功耗下接近最小噪声 系数,从而验证了提出的噪声优化方法的有效性。

关键词: 低噪声放大器; 噪声优化; ESD 保护 中图分类号: TN722.3 文献标志码: A

Noise optimization technique for low noise amplifier with ESD protection

GENG Zhiqing, MA Xiaojin, LI Zuopeng

(School of Information and Electrical Engineering, Hebei University of Engineering, Hebei Handan, 056038)

Abstract: Through the detailed analysis of the parasitic effect of ESD protection on the noise performance of low noise amplifier (LNA), a new noise optimization technique for LNA with ESD protection is proposed, and concrete design formulas are presented. The LNA designed by this optimization technique can approach to or equal to the minimum noise figure of a single transistor. Simulation is carried out under $0.25 \,\mu$ m CMOS process, the results indicate that the designed LNA can approach to the minimum noise figure under different power consumptions, therefore the effectiveness of the proposed optimization technique is verified. The proposed optimization technique can be widely used in the design of the LNA.

Key words: low noise amplifier; LNA; noise optimization; ESD protection

低噪声放大器 (LNA) 是无线通信射频收发器的 重要模块之一。作为接收机的第一个有源模块,其 本身的噪声要尽可能的小,并且提供足够的增益以 克服后级电路的噪声。在 LNA 增益较大的情况下, 其本身的噪声性能是制约整体接收机噪声性能的主 要因素。源级电感负反馈 LNA 由于具有良好的噪 声性能被广泛应用于各类射频收发器系统^[1-3],因此 本文选择该结构的 LNA 为研究对象。由于 LNA 噪 声指标的重要性, LNA 的噪声优化一直以来是国内 外研究的重点和热点^[4-11]。文献 [4-7] 在噪声优化时 没有考虑到实际 LNA 产品中 ESD 保护引入的寄生 效应,且未给出有效的设计公式来指导 LNA 的设 计。文献 [8] 通过简明的数学分析,得出了低功耗 下 LNA 噪声系数偏离最小噪声系数的程度,并给 出了设计参考公式,但该论文同样没有考虑 ESD 的 寄生效应,因此不能较好地应用于实际的设计中。 文献 [9-11] 虽然考虑了 ESD 的寄生效应,但是没有 给出具体而简明的噪声优化方法和设计公式。所以 LNA 的噪声优化仍然是一个未完全解决的问题,目 前尚缺少简明有效的噪声优化方法和设计公式来指 导 LNA 的设计。因此本论文提出一种设计方法不需 要大量的计算机仿真模拟和迭代,设计者只要根据

收稿日期: 2018-02-01 特约专稿

基金项目:河北省自然科学基金资助项目 (F2016402174);河北省高等学校科学技术研究资助项目 (QN2015046) 作者简介: 耿志卿 (1982-),男,河北邯郸人,博士,副教授,从事射频模拟集成电路方面的研究。

工艺给出的模型参数,便可以直接计算出晶体管的 尺寸,从而大大减少了仿真时间和设计周期,节约 了设计成本。

1 噪声优化方法

1.1 电路结构

作为接收机的第一个有源模块,LNA 的输入 端口要和片外相连,这就要求在 LNA 的输入端进 行 ESD 保护以避免损坏芯片内部的有源器件。具有 ESD 保护的 LNA 电路如图 1 所示。

其中 ESD 采用两个二极管串联组成,其寄生效 应可以近似等效为一个接地电容^[12]。*RF*_{in}为射频信 号源。电阻 *Rs*为天线的辐射电阻,一般为 50 Ω。 电感 *Ls*和 *Ls*为输入匹配电感,一般使用片外实现, 由于品质因子较高,其损耗一般可以被忽略。电容 *C*_{ext}为并联在晶体管 M1 栅源两端的电容,用于优 化电路的噪声。*La* 为负载电感,用于提高射频增益 和输出匹配。晶体管 M1 和 M2 为共源共栅器件。 图 1 中还显示了芯片内部与片外电感相连的焊盘 (PAD),该焊盘产生的寄生效应也可以用一个接地电 容来等效^[12]。LNA 的噪声性能必将受到 ESD 和焊 盘寄生效应的影响。LNA 的等效电路结构如图 2 所



图 1 具有 ESD 保护的 LNA 电路 Fig.1 The LNA with ESD protection



图 4 阻抗等效变换 Fig.4 The impedance equivalent transformation

示, 电容 Cp 表示 ESD 和焊盘的寄生电容之和。

1.2 理论分析

考虑图 3 所示的等效变换可以得到等效的电阻 值和电感值为^[12]

$$R_{s,eq} = \frac{R_s}{\omega_0^2 C_p^2 R_s^2 + (1 - \omega_0^2 C_p L_g)^2}$$
(1)

$$L_{g,eq} = \frac{L_g - C_p(\omega_0^2 L_g^2 + R_s^2)}{\omega_0^2 C_p^2 R_s^2 + (1 - \omega_0^2 C_p L_g)^2}$$
(2)

其中 ω 为中心频率。考虑图 4 所示的阻抗等效变换 可以得到

$$C_1 = C_p + C_t \tag{3}$$

$$R_1 = \left(\frac{C_t}{C_t + C_p}\right)^2 \omega_{T, eq} L_s \tag{4}$$

其中 $\omega_{T, eq}$ =(1/P) ω_T , P=C_t/C_{gs}, C=C_{ext}+C_{gs}, ω_T 为M1 的特征频率, C_{gs}为M1的本征栅源电容。由于源级 电感L_s的值很小,在阻抗等效变换中其影响可以被 忽略,因此图4中忽略了L_s的影响。图4阻抗等效



图 2 LNA 等效电路结构 Fig.2 The equivalent circuit of the LNA



图 3 阻抗等效变换 Fig.3 The impedance equivalent transformation

变换成立的条件为

$$\frac{1}{\omega_0 C_r \omega_{T,eq} L_s} >> 1 \tag{5}$$

在输入端阻抗匹配的条件下,有

$$R_s = R_1 = \left(\frac{C_t}{C_t + C_p}\right)^2 \omega_{T,eq} L_s \tag{6}$$

令 $C_p=xC_t$,所以 $\omega_{T_r,eq}L_s=(1+x)^2R_s$ 。根据式 (5),可以得到

$$(1+x)^2 << Q_s$$
 (7)

其中 *Q_s*=1/(ω₀*C_tR_s*)。对于给定的 *C_p*,总能选取 *C_t*, 使得式 (7) 成立。以下的优化过程是在式 (7) 满足的 条件下进行的。

在输入端阻抗匹配时,电感和电容发生谐振, 得到

$$L_{g} = \frac{1}{\omega_{0}^{2}C_{1}} = \frac{1}{\omega_{0}^{2}(C_{i} + C_{p})}$$
(8)

将式(8)带入式(1),有

$$R_{s,eq} = \frac{R_s}{\omega_0^2 C_p^2 R_s^2 + [1/(x+1)]^2}$$
(9)

定义 *Q_p*=1/(ω₀*C_pR_s*),所以 *Q_s*=*xQ_p*,带入式(7), 得到

$$\frac{(1+x)^2}{x} \ll Q_p \tag{10}$$

在确定 ESD 保护和焊盘的情况下, C_p 的值是确定的,这样 Q_p 便是确定的。因此根据式 (10),可 以得到 x 的大概范围,从而进一步确定晶体管的尺 寸。例如,当工作频率为 1.8 GHz, C_p =150 fF, R_s = 50 Ω 时,可以计算得到 $Q_p \approx 11.8$,对应的 x 值大约 在 0.3~3 之间。

在满足式(10)的条件下,式(9)可以简化为

$$R_{s,eq} = R_s (1+x)^2 \tag{11}$$

根据图 3 所示的等效阻抗变换,定义 $Q_{s,eq}$ = $1/(\omega_0 C_t R_{s,eq})$,根据文献 [8] 的优化结果,可以得到 在定偏置条件下最优的电容比为

$$P_{opt} = \sqrt{\frac{\delta \alpha^2}{5\gamma} (1 + Q_{s,eq}^2)}$$
(12)

其中 δ 为栅感应噪声系数, γ 为沟道热噪声系数, $\alpha=g_m/g_{a0}(g_m 为 M1 的跨导, g_{a0} 为 M1 的 V_{DS}=0 时的$ 漏源电导)。

由于需要满足 *Popt*>1,所以不难求得式 (12) 有效的条件为

$$\frac{xQ_p}{\left(1+x\right)^2} > \sqrt{\frac{5\gamma}{\delta\alpha^2} - 1}$$
(13)

不难验证,在满足式(7)的条件下,式(13)是 成立的。根据*C_p=xC_t*,*C_{gs}=(2/3)WLC_{ox}*(其中*W*为 M1的沟道宽度,*L*为M1的沟道长度,*C_{ox}*为M1 单位面积的栅氧化层电容),式(11)和式(12),不 难求出最优晶体管的尺寸,如下

$$W_{opt,C_{\rho}} = \frac{3(1+x)}{2LC_{ox}\omega_0 R_s Q_{\rho} x \sqrt{(1+x)^2 + x^2 Q_{\rho}^2}} \sqrt{\frac{5\gamma}{\delta\alpha^2}}$$
(14)

相应的外接电容值为

$$C_{\text{ext}} = \frac{1}{\omega_0 R_s Q_p x} \left[1 - \frac{1 + x}{\sqrt{(1 + x)^2 + x^2 Q_p^2}} \sqrt{\frac{5\gamma}{\delta \alpha^2}} \right] \quad (15)$$

因此只要在 x 满足式 (10) 的范围内,任意选取 x 值,均可以根据式 (14)、(15) 求得晶体管的尺寸和相 应的外接电容值。其噪声系数偏离单个晶体管最小 噪声系数的程度由式 (16) 和式 (17) 的差值决定^[8]。

$$F = 1 + \frac{2}{\sqrt{5}} \frac{\omega_0}{\omega_T} \sqrt{\gamma \delta}$$
(16)

$$F_{\min} = 1 + \frac{2}{\sqrt{5}} \frac{\omega_0}{\omega_T} \sqrt{\gamma \delta(1 - |c|^2)}$$
(17)

其中 c 为相关系数, F 为 LNA 的噪声系数, Fmin 为 单个晶体管的最小噪声系数。在短沟道条件下, c 介于 -0.3*j*~-0.35*j* 之间^[13]。容易验证,式(16)和式 (17)的差值很小,表明 LNA 的噪声系数可以接近单 个晶体管的最小噪声系数。可以求出 LNA 的噪声系 数精确等于最小噪声系数的条件^[8],这时有

$$Q_{s,eq} = \frac{\sqrt{1 - |c|^2}}{|c|}$$
(18)

从而可以得到

$$\frac{x}{(1+x)^2} = \frac{\sqrt{1-|c|^2}}{|c|Q_p}$$
(19)

容易验证式 (19) 满足式 (10),因此可以通过求 解式 (19),得到最优的 *x* 值。遗憾的是,式 (19)并 不是对于任何 *Q*,都是有解的,下面来计算式 (19) 有解的条件,通过求解式 (19),可以得到

$$x_{1} = \frac{|c|Q_{p}}{2\sqrt{1-|c|^{2}}} - 1 + \sqrt{\left(\frac{|c|Q_{p}}{2\sqrt{1-|c|^{2}}} - 1\right)^{2} - 1}$$
(20)

$$x_{2} = \frac{|c|Q_{p}}{2\sqrt{1-|c|^{2}}} - 1 - \sqrt{\left(\frac{|c|Q_{p}}{2\sqrt{1-|c|^{2}}} - 1\right)^{2} - 1}$$
(21)

由于 x 值必须为正数才是有意义的解,因此下 面两个关系必须满足:

$$\left(\frac{|c|Q_p}{2\sqrt{1-|c|^2}}-1\right)^2-1>0$$
(22)

$$\frac{|c|Q_p}{2\sqrt{1-|c|^2}} - 1 > 0 \tag{23}$$

由式 (22) 和式 (23),可以得到, *Q*, 需要满足的 条件为

$$Q_{p} > \frac{4\sqrt{1-|c|^{2}}}{|c|}$$
(24)

只有满足式 (24), LNA 才可以取得单个晶体管的最小噪声系数。在满足式 (24)的条件下,式 (19)的解有两个,这两个解理论上均可以使 LNA 达到最小噪声系数。

式 (24) 说明 LNA 要达到最小噪声系数, Q_p 是有 一个下限的。根据 $Q_p=1/(\omega_0 C_p R_s)$,可以得到寄生电容 C_p 的范围为

$$C_{p} < \frac{|c|}{4\omega_{0}R_{s}\sqrt{1-|c|^{2}}}$$
(25)

因此,当 C_p 不满足式 (25)时,在阻抗匹配的 条件下,便无法优化 LNA 使其达到最小噪声系数。 所以在 ESD 保护和焊盘的设计中,其寄生效应不能 太大。在保证性能的情况下,可以通过减小 ESD 器



Fig.5 The relationship between S11 and frequency





件尺寸和焊盘面积来减小寄生电容,使 LNA 可以达到最小噪声系数。

在实际的 LNA 设计中,由于 M1 弥勒效应的存 在会导致 *C_p* 增加。当 x < 1 时,输入晶体管的尺寸 相对于 *C_p* 而言较大,由弥勒效应导致的 *C_p* 增加会 较大地偏离原来的寄生电容值,使得上述优化精度 变低。因此实际的设计中,在保证式 (10) 成立的条 件下,通常选择 x 大于等于 1。

2 仿真验证

为了验证提出的噪声优化方法的有效性,采用 0.25 μ m CMOS 工艺进行了仿真验证。选取寄生 电容 C_p 为 150 fF,偏置电压为 0.6 V,中心频率为 1.8 GHz。分别选取 x=1、x=2、x=3,利用式(14) 和式(15)计算出最佳晶体管宽度和最佳外接电容值, 选择沟道长度为晶体管的特征尺寸。在阻抗匹配的 条件下进行仿真。仿真结果如下图 5、图 6 所示。

图 5 表示输入端口的匹配程度,可以看到在 1.8 GHz 附近的一个频段内,散射系数 S11<-10,表 明均已进行了良好的阻抗匹配。图 6 表示在不同 *x* 下噪声系数 *NF* 和频率的关系 (*NF*=101 gF)。可以看 到不同的 *x* 对应着不同的功耗,*x* 越大功耗越小, 但中心频率处的噪声系数几乎相同,且均接近最小 噪声系数 *NF*min。

根据式 (20) 和式 (21) 可以得到最小噪声系数下 x为 2.7 和 0.37, 仿真结果如下图 7、图 8 所示。

从图 7、图 8 可以看出,在中心频率处,x = 2.7时 LNA 噪声系数近似等于最小噪声系数。x = 0.37时 LNA 噪声系数较最小噪声系数却有较大的偏离。 这是由于 x 较小, M1 的弥勒效应引起了 C_p 的较大







偏差,所以给上述的优化方法引入了较大的误差, 这也证明了提出的优化方法对于*x*≥1时准确度较高, 在 *x*<1 的情况下会有较大的误差。由于在低功耗的 设计中,晶体管的尺寸不能太大,这就要求在设计 的时候,自然要取 *x*≥1,因此提出的噪声优化方法 在低功耗的设计场合下总是有效的。

3 结论

考虑低噪声放大器输入端口的 ESD 保护,给出 了具体而简明的噪声优化方法和设计公式,实现了 噪声系数接近或等于单个晶体管的最小噪声系数, 提高了电路的设计效率。

参考文献:

- [1]MA Heping, XU Hua, CHEN Bei, et al.An ISM
 2.4GHz low power low-IF RF receiver front-end[J].
 Journal of Semiconductors, 2015, 36(8): 124-130.
- [2]KUNDU R, PANDEY A, CHAKRABORTY S, et al.A CMOS low noise amplifier based on common source technique for ISM band application[J].Microsystem Technologies, 2015: 1-8.
- [3] 陈 浪,乐建连,甘业兵,等.一种2.4 GHz CMOS 射频前端电路 [J]. 微电子学,2017,47(5):609-613.

- [4]BELOSTOTSKI L, HASLETT J W.Noise figure optimization of inductively degenerated CMOS LNAs with integrated gate inductors[J].IEEE transactions on Circuits and Systems I: regular papers, 2006, 53(7): 1409-1422.
- [5]GUO Rui, ZHANG Haiying.A RF reciver front-end for SC-UWB in a 0.18- μ m CMOS process[J].Journal of Semiconductors, 2012, 33(12): 125001-7.
- [6]JHON H S, JEON J, KANG M.Design optimization of RF low noise amplifier in twin-well CMOS process[J]. Microwave and optical technology letters, 2017, 59(12): 3151-3154.
- [7]FAN X, ZHANG H, SANCHEZ-SINENCIO E.A noise reduction and linearity improvement technique for a differential cascode LNA[J].IEEE Journal of Solid-State Circuits, 2008, 43(3): 588-599.
- [8]GENG Zhiqing, WANG Haiyong, WU Nanjian. A novel noise optimization technique for inductively degenerated CMOS LNA[J]. Journal of Semiconductors, 2009, 30(10): 137-142.
- [9]SIVONEN P, PARSSINEN A.Analysis and optimization of packaged inductively degenerated common-source lownoise amplifiers with ESD protection[J].IEEE transactions on microwave theory and techniques, 2005, 53(4): 1304-1313.
- [10]LI Zhiqun, CHEN Liang, ZHANG Hao.Design and optimization of CMOS LNA with ESD protection for 2.4GHz WSN application[J].Journal of Semiconductors, 2011, 32(10): 103-112.
- [11] 段 炼,黄伟,马成炎,等.ESD 保护低噪声放大器的 分析与设计 [J]. 微电子学,2012,42(5):613-621.
- [12]LEROUX P, JANSSENS J, STEYAERT M.A 0.8dB NF ESD-protected 9-mW CMOS LNA operating at 1.23GHz[J].IEEE Journal of Solid-State Circuits, 2002, 37(6): 760-765.
- [13] 池保勇, 余志平, 石秉学.CMOS 射频集成电路分析
 与设计[M].北京:清华大学出版社, 2006.
 (责任编辑 王利君)